MAGNETORESISTIVE ELEMENT

Patent number:

JP2001119082

Publication date:

2001-04-27

Inventor:

IKEDA TAKASHI

Applicant:

CANON KK

Classification:

- international:

H01L43/08; G11B5/39; H01F10/06

- european:


Application number:

JP19990298600 19991020

Priority number(s):

JP19990298600 19991020

Abstract not available for JP2001119082



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-119082 (P2001-119082A)

(43)公開日 平成13年4月27日(2001.4.27)

(51) Int.Cl.7	識別記号	ΡI		テーマコード(参考)
H01L	43/08	H01L	43/08 D	5 D O 3 4
G11B	5/39	G11B	5/39	5 E O 4 9
H01F	10/06	H01F	10/06	
	10/32		10/32	

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号	特願平 11-298600	(71)出額人	000001007
(22)出顧日	平成11年10月20日(1999.10.20)	(72)発明者	キヤノン株式会社 東京都大田区下丸子3丁目30番2号
		(72)死明省	池田 貴司 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
		(74)代理人	100088328 弁理士 金田 暢之 (外2名)

Fターム(参考) 5D034 BA04 BA16 BA21 5E049 AA04 AA07 AA09 AA10 AC05


BA12 BA16

(54) 【発明の名称】 磁気抵抗素子

(57)【要約】

【課題】 下部電極あるいは下部配線等のラフネスが非 常に小さいので磁性層の静磁結合力が小さく、所望の磁 界範囲内で良好な出力信号を得ることが可能な磁気抵抗 素子を提供する。

【解決手段】 基板16上に、Cuの組成が20at. %以上90at.%以下のAICu合金の電気伝導体 (下部電極14や下部配線等)を有し、その上に少なく とも第1の強磁性層11、非磁性層12及び第2の強磁 性層 13 が順次形成された多層膜を有する磁気抵抗素 子。A1Cu合金のCuの組成は40at.%以上60 at.%以下がより好ましい。



【特許請求の範囲】

【請求項1】 基板上に、Cuの組成が20at.%以 上90at .%以下であるAICu合金の電気伝導体を 有し、その上に少なくとも第1の強磁性層、非磁性層及 び第2の強磁性層が順次形成された多層膜を有する磁気 抵抗素子。

【請求項2】 前記合金のCuの組成が40at.%以 上60at.%以下である請求項1記載の磁気抵抗素 子。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、下部電極や下部配 線等の電気伝導体として表面のラフネスが小さいAIC u合金を用いることにより、磁気抵抗効果膜の磁化の反 平行状態が容易に実現され、良好な出力信号を得ること が可能な磁気抵抗素子に関する。

[0002]

【従来の技術】図15に示すように、磁気抵抗効果膜1 0は、基本的に二つの強磁性層(第1の強磁性層11、 第2の強磁性層13)の間に非磁性層12を有するサン 20 ドイッチ構造の多層膜からなる。この二つの強磁性層 1 1、13の保磁力は異なる。したがって、外部から適当 な大きさの磁界を印加することによって、二つの強磁性 層11、13の磁化方向は平行あるいは反平行となる。 そして、この磁化状態により素子の抵抗は変化し、磁化 方向が平行であるときは素子の抵抗値は小さく、反平行 であるときは素子の抵抗値は大きくなる。つまり、素子 に一定電流を流し、磁化を平行な状態から反平行な状態 にすると素子の電圧は大きくなり、逆に反平行から平行 にすると電圧は小さくなる。

【0003】磁気抵抗効果膜10としては、従来より種 々の膜構成が提案されているが、上述の中間層(非磁性 層12)が絶縁体であり、電子がその中間層をトンネリ ングする場合は、その磁気抵抗効果膜をスピントンネル 膜という。スピントンネル膜に一般に用いられる絶縁体 は、アルミナである。スピントンネル膜の膜厚は、エネ ルギー障壁幅の関係から1nm~3nm程度の膜厚が好 ましいことが、これまでの多くの研究で報告されてい る。一方、中間層(非磁性層12)が導体である場合 は、その磁気抵抗効果膜をスピン散乱膜という。スピン 散乱膜では、電流を膜面に対して平行でも垂直でもどち らに流しても構わない。

【0004】磁気抵抗効果膜10はメモリ素子として用 いることが可能である。この場合、磁界の印加は、例え ば、図16に示すように直交する上部導線21と下部導 線22を配し、各配線21、22に電流Is、Iwを流 し磁界を発生させることにより行なう。磁気抵抗効果膜 10の磁化反転は、上下両導線21、22に同時に電流 が流れたときのみ生じるので、平面に複数形成された磁 気抵抗効果膜10のうち、一つの素子の磁化方向を選択 50 圧を0.3Pa程度とし、マグネトロンスパッタ法で、

的に変化させることが可能である。上下両導線21、2 2に電流 Is、 Iwを流すと、それぞれの電流 Is、 I wによって発生した磁界が磁気抵抗効果膜10の膜面に 平行に印加されるが、上部導線21から発生する磁界と 下部導線22から発生する磁界は、互いに90°異なる 方向で作用する。

【0005】さらに、磁気抵抗効果膜10の下部磁性層 (図15では第1の強磁性層11)を電極あるいは配線 として用いない場合は、下部磁性層の下に電極あるいは 10 配線を設ける必要がある。

[0006]

【発明が解決しようとする課題】スピン散乱膜の場合、 磁気抵抗変化は中間層(非磁性層12)と磁性層(第1 の強磁性層11、第2の強磁性層13)の界面や磁性層 内部で生じ、中間層内部では生じない。したがって、中 間層の膜厚が薄い程、抵抗変化に関与する電子の割合が 高くなるので、磁気抵抗変化率は大きくなる。しかし、 中間層の膜厚が薄くなるに従い、二つの磁性層間に働く 静磁結合力が大きくなり、磁化が反平行にならなくなっ てしまう。この原因の一つとして、オレンジピール効果 が挙げられる。つまり、磁性層と非磁性層との界面が湾 曲していると、磁化の反平行状態は実現困難となるので ある。これは中間層の膜厚が1nm~3nmと薄いスピ ントンネル膜においても同様である。

【0007】このような点から、磁気抵抗変化率が大き く、かつ所望の磁界範囲内で磁化の反平行状態を得るに は、磁性層と中間層の界面が平坦であることが望まれ る。したがって、表面のラフネス(表面粗さRa)の小 さい基板を使用することが必要である。近年、一般的に 使用されているシリコンウェハーやガラス基板はかなり 平坦で、ラフネスは1nmよりも小さい。特にシリコン ウエハーでは、0.1 n m程度のラフネスが実現されて いる。

【0008】磁気抵抗効果膜を用いたメモリ素子では、 基板から中間層の間には、少なくとも磁界を印加するた めの導線、絶縁層そして磁性層が形成される。さらに、 磁性層を電極あるいは配線として用いない場合には、基 板と下部磁性層との間にさらに金属層が形成される。一 般に、導線や電極には電気抵抗率の小さいA1が用いら れ、磁性層にはNi、Fe、Coやこれらの合金が用い られる。スパッタ法で成膜すると、その薄膜のラフネス が小さくなることが一般的に知られている。この点か ら、導線、電極あるいは磁性層を成膜する方法として は、スパッタ法が好ましいとされている。また、スパッ タガス圧を高くして成膜すると、その膜は柱状構造とな り、これが表面のラフネスを大きくする原因となる。し たがって、スパッタガス圧は、放電が不安定とならない 範囲内で低くすることが好ましい。

【0009】本発明者は、上記の各点を考慮して、ガス

3

シリコンウエハーやガラス基板上に、A1層、NiFe層を順次積層形成し、そのラフネスを調べた。A1層表面のラフネスは大きく、50nm厚のA1層のラフネスは3.5nm程度であることが分かった。また、A1層上部に形成した25nm厚のNiFe層の表面は、A1層表面のラフネスとほぼ同じ値を示した。また、同様にしてA1層、SiN層(50nm厚)、NiFe層を順次積層形成し、そのラフネスを調べた。この多層膜表面のラフネスも、A1層表面のラフネスと大きな差は無かった。つまり、SiN層やNiFe層は多層膜表面のラフネスを著しく大きくする原因とはならないが、A1膜の表面のラフネスは大きく、磁気抵抗素子の下部電極や下部配線としては好ましくないことが分かったのである。

【0010】本発明は、このような課題を解決する為になされたものであり、磁性層よりも基板側に設けられている電気伝導体(下部電極や下部配線等)の表面のラフネスが非常に小さいので磁性層の静磁結合力が小さく、所望の磁界範囲内で良好な出力信号を得ることが可能な磁気抵抗素子を提供することを目的とする。

[0011]

【課題を解決するための手段】本発明者は、表面のラフネスが小さい電気伝導膜を実現するために鋭意検討した結果、AIとCuの特定組成の合金が非常に適していることを見出し、本発明を完成するに至った。

【0012】すなわち本発明は、基板上に、Cuの組成が20at.%以上90at.%以下であるAlCu合金の電気伝導体を有し、その上に少なくとも第1の強磁性層、非磁性層及び第2の強磁性層が順次形成された多層膜を有する磁気抵抗素子である。

[0013]

【発明の実施の形態】図1は、本発明の磁気抵抗素子の 一実施形態として、スピントンネル膜の膜構成を示す断 面図である。図中、16は基板、14は下部電極、11 は第1の強磁性層、12は非磁性層(中間層)、13は 第2の強磁性層、15は上部電極である。下部電極14 及び上部電極15は、電気抵抗率が小さいことが必要で あり、従来技術ではAlが多く用いられている。ところ が、先に説明した様にA1層表面のラフネスが大きいの で、磁化の反平行状態を実現することが従来技術では困 難である。ラフネスと二つの磁性層11、13の磁気的 結合の関係は、ネールによって提案されたトポグラフィ ーモデルによって理解される。このモデルによれば、強 磁性層11、13と非磁性層12の界面の凹凸が低いほ ど強磁性層11、13の静磁的結合力が小さくなるの で、磁化の反平行状態は実現し易くなる。したがって、 導線や電極には、その表面のラフネスが小さい材料が用 いられることが好ましいのである。

【0014】図2は、A1Cu合金層のCu組成に対す 12にも、従来よりスピン散乱膜の中間層として知るラフネスの変化を示すグラフである。ここでは、表面 50 る導体が使用可能である。通常はCuが好ましい。

のラフネスが0.16nm程度のシリコンウェハー上に 成膜した50nm厚のAlCu合金層の表面のラフネス を測定した。また、このラフネス(表面粗さRa)は、 JIS B0601の中心線平均粗さ(Ra)であり、 カットオフ値は標準値を採用した。

【0015】図2に示す結果から分かるように、Cu組成が20at.%以上90at.%以下の範囲では、ラフネスは1nm以下の小さい値であり、さらに40at.%以上60at.%以下の範囲では、ラフネスは0.2nm程度の非常に小さな値となっている。

【0016】本発明の重要な技術的意義は、AICu合金を用いた方が、AIを用いた場合と比較して、表面のラフネスが小さい膜を得ることができ、これが磁気抵抗素子の下部電極や下部配線等に非常に有用であるという点に有る。しかも、ラフネスの具体的な数値は、材料以外の諸条件にも影響されるので、本発明においては、その具体的範囲に関し特に制限は無い。ただし、磁気抵抗素子の要求性能を考慮すると、一般的にはAICu合金膜の表面のラフネスは、1.0nm以下が好ましく、0.203nm以下がより好ましい。

【0017】また、図1では、下部電極14にA1Cu合金を用いたものを好適な形態として示したが。本発明はこれに限定されない。例えば、下部配線、その他、第1の強磁性層11と基板16の間に位置する各種の電気伝導体に対して、A1Cu合金を用いることは可能である。

【0018】第1の強磁性層11及び第2の強磁性層13には、従来より磁気抵抗素子の多層膜中の強磁性層として知られる各種の材料が使用可能である。特に、Ni30Fe、Fe、Co、CoFe等が好適に用いられ、第1の強磁性層11と第2の強磁性層13が異なる磁界で磁化反転するように適宜選定すればよい。例えば、第1の強磁性層11を比較的保磁力の小さなNiFe層とし、第2の強磁性層13を比較的保磁力の大きなCo層とする。

【0019】スピントンネル膜の非磁性層12にも、従来よりスピントンネル膜の中間層として知られる各種の絶縁体が使用可能である。通常はアルミナが用いられる。その作製方法としては、(1) A1層を形成し、これを自然酸化させる方法、(2) A1層を形成し、これをブラズマ等でエネルギーを与え酸化させる方法、

(3) A 1 ターゲットを反応性スパッタリングする方法、(4) アルミナターゲットを用いて直接成膜する方法等が挙げられる。

【0020】また図1では、スピントンネル膜を用いたものを好適な形態として示したが。本発明はこれに限定されない。例えば、非磁性層12として導体を用い、スピン散乱膜を構成してもよい。スピン散乱膜の非磁性層12にも、従来よりスピン散乱膜の中間層として知られる導体が使用可能である。通常はCuが好ましい。

5

[0021]

【実施例】以下、本発明を、実施例により更に詳細に説 明する

【0022】<実施例1~4>成膜チャンパー内を1× 10⁻³ Pa以下まで真空にした後、DCマグネトロンス パッタ法によってALターゲットとCuターゲットをコ スパッタし、シリコンウエハー上に下部電極14として 50nm厚のAICu合金膜を成膜した。

【0023】その後、第1の強磁性層11として25 n m厚のNisoFezo層、非磁性層12として2 n m厚の 10 アルミナ層、第2の強磁性層13として25 n m厚のC o層を、真空を破ることなく連続して成膜した。ここで、強磁性層11、13はDCマグネトロンスパッタ法で各ターゲットをスパッタし、アルミナ層(非磁性層12)はRFマグネトロンスパッタ法でアルミナターゲットをスパッタして成膜した。各層のスパッタガス圧は、何れも0.3 P a 程度とした。

【0024】上記のようにして得られたスピントンネル 膜(磁気抵抗効果膜)の表面に、図3に示すように第1 のレジスト17を形成した。次に、これをイオンミリン 20 グ装置によってCo層(第2の強磁性層13)、アルミ ナ層(非磁性層12)及びNiFe層(第1の強磁性層 11)を、図4に示すように部分的に除去した。

【0025】次いで、第1のレジスト17を除去し、さらに第2のレジスト18を図5に示すように形成し、RFマグネトロンスパッタ法によって、絶縁層19としての窒化シリコン膜を成膜した。ここで、図5(a)は断面図、図5(b)は平面図である [後の図6(a)

(b) 及び図7(a)(b) についても同様]。

【0026】その後、第2のレジスト18を除去し、図6に示すように第3のレジスト20を形成した。次いで、DCマグネトロンスパッタ法によって、50nm厚のA1膜を成膜し、第3のレジスト20を除去することで、上部電極15及び電極パットを形成し、図7に示すようなスピントンネル素子とした。

【0027】 ことでは、下部電極 1 4 である A 1 C u 合 金膜の C u 組成が、それぞれ 2 0 a t .% (実施例

1)、40at.% (実施例2)、60at.% (実施例3)、90at.% (実施例4)である4種類のスピントンネル素子を作製した。これら実施例1~4のスピン 40トンネル素子の磁気抵抗曲線の測定結果を、図8~図11に示す。この測定は、探針プローブを各電極パットに接触させ、直流四端子法で行った。

【0028】<比較例1>下部電極14をCu単独で形成したこと以外は、実施例1~4と同様にしてスピントンネル素子を作製した。磁気抵抗曲線の測定結果を、図12に示す。

【0029】<比較例2>下部電極14をA1単独で形成したこと以外は、実施例1~4と同様にしてスピントンネル素子を作製した。磁気抵抗曲線の測定結果を、図 50

13に示す。

【0030】<比較例3>下部電極14であるA1Cu合金膜のCu組成を10at.%にしたこと以外は、実施例1~4と同様にしてスピントンネル素子を作製した。磁気抵抗曲線の測定結果を、図14に示す。

【0031】<評価結果>実施例1~4では、Cu組成が20at.%以上90at.%以下のA1Cu合金膜を下部電極14に用いているので、図8~図11に示すように磁気抵抗効果膜の磁気抵抗変化率が大きく、かつ抵抗が高くなる磁界範囲が広い。特に、実施例3及び4では、Cu組成が40at.%及び60at.%なので、図9及び図10に示すように、抵抗が高くなる磁界範囲は特に広くなっている。

【0032】比較例1~3では、Cu膜、A1膜、あるいはA1。Cu、腹を下部電極14に用いているので、図12~図14に示すように、各実施例と比較して、磁気抵抗変化率が低く、抵抗が高くなる磁界範囲も狭い。【0033】

【発明の効果】以上説明したように、本発明によれば、 磁性層の静磁結合力が小さく、所望の磁界範囲内で良好 な出力信号を得るととが可能な磁気抵抗素子を提供できる。

【図面の簡単な説明】

【図1】本発明の磁気抵抗素子の一実施形態として、スピントンネル膜の膜構成を示す断面図である。

【図2】A1Cu合金のCu組成に対するラフネスの変化を示すを示すグラフである。

【図3】第1のレジスト形成後のスピントンネル膜断面 図である。

0 【図4】Co層、アルミナ層及びNiFe層を除去した 後のスピントンネル膜断面図である。

【図5】第2のレジスト形成後のスピントンネル膜を示す図であり、(a)は断面図、(b)は平面図である。

【図6】第3のレジスト形成後のスピントンネル膜を示す図であり、(a)は断面図、(b)は平面図である。

【図7】加工後のスピントンネル素子を示す図であり、 (a)は断面図、(b)は平面図である。

【図8】A 1.0 C u 20下部電極を用いた実施例1のスピントンネル素子の磁気抵抗曲線を示すグラフである。

【図9】A 1。。C u。。下部電極を用いた実施例2のスピントンネル素子の磁気抵抗曲線を示すグラフである。

【図10】A1.。Cu.。下部電極を用いた実施例3のスピントンネル素子の磁気抵抗曲線を示すグラフである。

【図11】A110Cu90下部電極を用いた実施例4のスピントンネル素子の磁気抵抗曲線を示すグラフである。


【図12】Cu下部電極を用いた参考例1のスピントンネル素子の磁気抵抗曲線を示すグラフである。

【図13】A1下部電極を用いた比較例2のスピントンネル素子の磁気抵抗曲線を示すグラフである。


0 【図14】A1,。Cu,。下部電極を用いた比較例1のス

BEST AVAILABLE COPY


6




BEST AVAILABLE COPY









【図11】








【図13】



【図14】



[図16]

